【 ＤＤＳの内部構造 】
●アナログデバイス社の高性能DDSデバイスである「AD9851」の仕様は、
下記のようになっています。
・クロック 最高180MHz
（内部で6倍にできるので、外付けクロックは30MHz）
・D/A変換 分解能10ビットで70MHzまで動作
・スプリアス アナログ出力で20MHz以下のとき 50dB以上
（SFDR) （狭帯域(±200kHz）では80dB以上）
・コンパレータ内蔵
正弦波から矩形波に変換するためのコンパレータ
・周波数設定 設定分解能32ビット
（180MHzのとき0.04Hzの分解能で設定可）
・外部I/F ８ビット×５ワードパラレルまたは40ビットシリアル
・位相制御 360度を32等分した位相差を設定可能
・電源 2.7V〜5.25Vで動作 消費電力は最大555mW
●内部構成は図１のようになっています。
まず基本となるDDSブロックがあり
ここで作成された10ビットの正弦波データが10ビットD/A変換器でアナログ
データに変換されて出力されます。
外部からの周波数設定は、８ビットパラレル×５ワードの構成で行うか、
40ビットシリアルで行う２通りの方法が選択できます。
この他に、高速アナログコンパレータが内蔵されていて、出力されるアナログ
正弦波から、CMOSレベルの矩形波に変換する機能を持っています。
■ REF CLOCK IN
基準になる発信器の入力 最大１８０ＭＨｚまで
内部に６倍の乗算器があるので３０ＭＨｚを入力すればＯＫ
■ パラレル・ロード
希望する出力値を設定する４０ピットのデーターを設定します。
■ シリアル.・ロード
同 上
リセット後にパラレル又はシリアルを選択します。
■ MASTER RESET
ＩＣ リセット
■ ワード・ロード・クロック
８ビットのデーター毎にパルス信号を与えます。
■ 周波数更新/.データ・レジスタ.・リセット.
４０ピットのデーターをセットし次にパルス信号を与えると周波数が更新されます。
■ ANALOG OUT
D/A変換器 サイン波出力
■ CLOCK OUT
高速アナログコンパレータ 矩形波出力